This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2002056688 A

(43) Date of publication of application: 22.02.02

(51) Int. CI

G11C 16/06

(21) Application number: 2001228587

(22) Date of filing: 27.07.01

(30) Priority:

07.08.00 KR 2000 200045687

(71.) Applicant:

SAMSUNG ELECTRONICS CO

LTD

(72) Inventor:

TEI KITAKU RI SHOKON YOUNG-HO LIM


(54) SEMICÓNDUCTOR MEMORY

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor memory in which load by boosting can be reduced when word line drive voltage is supplied to a word line.

SOLUTION: A decoding circuit 50 has pull-up and pull-down transistors M2, M3, M6, M8, M9 coupled to a global word line GWL coupled to word lines by the prescribed coupling means, turns on the pull-down transistors M3, M6, M9 before high voltage conforming to an operation mode is supplied to selected one global word line GWL out of the global word lines, and gates of the pull-up transistors M2, M5, M8 are charged preliminarily by a spare charging circuit CPCO. When word line drive voltage is supplied to the global word line GWL, a self-boosting system is utilized.

COPYRIGHT: (C)2002,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-56688

(P2002-56688A)

(43)公開日 平成14年2月22日(2002.2.22)

(51) Int.Cl.⁷

G11C 16/06

識別記号

F I G11C 17/00 テーマコート*(参考)

633B 5B025

633D

633A

審査請求 未請求 請求項の数16 OL (全 14 頁)

(21)出願番号 特願2001-228587(P2001-228587)

(22)出願日 平成13年7月27日(2001.7.27)

(31)優先権主張番号 2000P-45687

(32)優先日 平成12年8月7日(2000.8.7)

(33)優先権主張国 韓国 (KR) (71)出願人 390019839

三星電子株式会社

大韓民国京畿道水原市八達区梅攤洞416

(72)発明者 鄭 暉 澤

大韓民国京畿道龍仁市起興邑旧▲ガル▼里

385番地 豊林アパート104棟402号

(72) 発明者 李 昇 根

大韓民国京畿道城南市盆唐区亭子洞 常緑

タウン 林光アパート407棟202号

(74)代理人 100086368

弁理士 萩原 誠


最終頁に続く

(54) 【発明の名称】 半導体メモリ装置

(57)【要約】

ワードラインにワードライン駆動電圧を供給 【課題】 するときの、昇圧による負担を減少させ得る半導体メモ リ装置を提供すること。

【解決手段】 デコーダ回路50は、所定の連結手段に よってワードラインと連結されるグローバルワードライ ンGWLに連結されたプルアップ及びプルダウントラン ジスタM2, M3, M5, M6, M8, M9を有し、動 作モードに従う高電圧がグローバルワードラインGWL のうち選択された1つのグローバルワードラインGWL に供給される前にプルダウントランジスタM3, M6, M9をターンオンさせ、プルアップトランジスタM2. M5, M8のゲートは予備充電回路CPCOで予備充電 する。グローバルワードラインGWLにワードライン駆 動電圧を供給する場合に、自己昇圧方式を利用する。



一ダと、

【特許請求の範囲】

【請求項1】 電気的な消去及びプログラム可能な半導体メモリ装置において、

複数のワードライン及びビットラインと複数のメモリセルで構成された複数のメモリセルセクタと、

所定の連結手段によって前記ワードラインと電気的に連結される複数のグローバルワードラインと、

前記メモリセルセクタを選択するために前記連結手段を 制御するセクタ選択回路と、

動作ノードに従う電圧をプルアップトランジスタを通し て選択的に前記グローバルワードラインに供給するドラ イバ回路と、

前記動作モードに従う電圧を前記ドライバ回路に選択的に供給するパーシャルロウデコーダと、

所定の選択信号に応じて前記動作モードに従う電圧が前 記グローバルワードラインに供給される前に前記プルア ップトランジスタのゲートを所定の電位にする予備充電 回路とを含むことを特徴とする半導体メモリ装置。

【請求項2】 前記プルアップトランジスタは高電圧用のNMOSトランジスタであることを特徴とする請求項1に記載の半導体メモリ装置。

【請求項3】 前記ドライバ回路は前記グローバルワードラインと接地電圧の間に連結されたプルダウントランジスタを含むことを特徴とする請求項1に記載の半導体メモリ装置。

【請求項4】 前記予備充電回路は前記動作モードに従う電圧が前記グローバルワードラインに供給される前に前記プルダウントランジスタをターンオンさせる回路を含むことを特徴とする請求項3に記載の半導体メモリ装置。

【請求項5】 前記連結手段はディプリーショントランジスタであることを特徴とする請求項1に記載の半導体メモリ装置。

【請求項6】 前記予備充電回路は第1高電圧を電源として使用し、前記動作モードに従う電圧が読み出しモードでは第2高電圧になり、プログラム動作モードでは第3高電圧になることを特徴とする請求項1に記載の半導体メモリ装置。

【請求項7】 前記第1、第2及び第3高電圧は前記半導体装置の電源電圧より高電圧を有し、前記第1高電圧を発生させる回路と前記第2高電圧を発生させる回路が電気的に分離されていることを特徴とする請求項1に記載の半導体メモリ装置。

【請求項8】 電気的な消去及びプログラム可能な半導体メモリ装置において、

複数のワードライン及びビットラインと複数のメモリセルで構成された複数のメモリセルセクタと、

所定の連結手段によって前記ワードラインと電気的に連 結される複数のグローバルワードラインと、

前記メモリセルセクタを選択するために動作モードに従

う電圧を前記連結手段に印加するセクタ選択回路と、 前記動作モードに従う電圧を供給するためのパーシャル ワードライン駆動信号を発生させるパーシャルロウデコ

前記動作モードに従う電圧が前記グローバルワードラインに供給される前にプルアップトランジスタのゲートを予備充電した後、前記パーシャルワードライン駆動信号を通して供給された動作モードに従う電圧を前記プルアップトランジスタを通して選択的に前記グローバルワードラインに印加するグローバルロウデコーダを含むことを特徴とする半導体メモリ装置。

【請求項9】 前記プルアップトランジスタは高電圧用のNMOSトランジスタであることを特徴とする請求項8に記載の半導体メモリ装置。

【請求項10】 前記連結手段はディプリーショントランジスタであることを特徴とする請求項8に記載の半導体メモリ装置。

【請求項11】 前記グローバルロウデコーダは前記グローバルワードラインと接地電圧の間に連結されて、前記動作モードに従う電圧が前記グローバルワードラインに供給される前にターンオンされるプルダウントランジスタを含むことを特徴とする請求項8に記載の半導体メモリ装置。

【請求項12】 前記グローバルロウデコーダは第1高 電圧を電源として使用し、前記動作モードに従う電圧が 読み出しモードでは第2高電圧になり、プログラム動作 モードでは第3高電圧になることを特徴とする請求項8 に記載の半導体メモリ装置。

【請求項13】 前記第1、第2及び第3高電圧は前記 半導体装置の電源電圧より高電圧を有し、前記第1高電 圧を発生させる回路と前記第2高電圧を発生させる回路 が電気的に分離されていることを特徴とする請求項12 に記載の半導体メモリ装置。

【請求項14】 複数のワードライン及びビットラインと複数のメモリセルで構成された複数のメモリセルセクタを有し、電気的な消去及びプログラム可能な半導体メモリ装置において前記ワードラインを選択する回路として、

所定の連結手段によって前記ワードラインと連結された グローバルワードラインと、

前記グローバルワードラインに連結されたプルアップ及びプルダウントランジスタを有し、動作モードに従う高電圧が前記グローバルワードラインのうち、選択された1つのグローバルワードラインに供給される前に、前記プルダウントランジスタをターンオンさせ、かつ前記プルアップトランジスタのゲートを予備充電するグローバルロウデコーダとを含むことを特徴とする半導体メモリ装置。

【請求項15】 前記グローバルロウデコーダは第1高 電圧を電源として使用し、前記動作モードに従う電圧が 読み出しモードでは第2高電圧になり、プログラム動作 モードでは第3高電圧になることを特徴とする請求項1 4に記載の半導体メモリ装置。

【請求項16】 前記第1、第2及び第3高電圧は前記 半導体装置の電源電圧より高電圧を有し、前記第1高電 圧を発生させる回路と前記第2高電圧を発生させる回路 が電気的に分離されていることを特徴とする請求項14 に記載の半導体メモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体メモリ装置、 詳しくは不揮発性メモリ装置に関し、特にロウデコーダ に関する。

[0002]

【従来の技術】フラッシュメモリ装置では、メモリセル は電気的にデータをプログラムしたり、そのメモリセル に貯蔵されたデータを電気的に消去できる。通常のフラ ッシュメモリ装置の動作によると、ドレイン領域と隣接 したチャンネル領域からフローティングゲートにホット エレクトロン注入(hot electron inj ection)を利用してプログラムを行う。プログラ ムするためには、ソース領域と基板領域を接地させ、コ ントロールゲートに約9Vの高電圧を印加すると同時 に、ドレイン領域にはホットエレクトロンを発生させ得 るぐらいの電圧、約5Vを印加する。このように、プロ グラムされたメモリセルでは、フローティングゲートに マイナス電荷が蓄積されるので、メモリセルのしきい値 電圧を上昇させる。これに対して、消去の時には、コン トロールゲートに-9Vぐらいのマイナスの高電圧を印 加し、バルク領域には約9Vを印加して、フローティン グゲートに蓄積されたマイナス電荷がバルク領域に放出 される (Fouler-Nordheim, Tunne 1ing)。消去されたメモリセルのしきい値電圧は、 そうではないものより低くなる。読み出し動作は、ドレ イン領域に約1 Vの電圧を印加し、コントロールゲート にはプログラムされたしきい値電圧より低電圧を印加 し、ソース領域にはOVを印加することによって行わ れ、プログラムされたメモリセルは"オフセル"、消去 されたメモリセルは"オンセル"に判別される。

【0003】プログラムされたり、消去されたりしたメモリセルに対する読み出し動作が行われる時には、プログラムされたメモリセルのしきい値電圧と消去されたメモリセルのしきい値電圧の間の電圧(以下、"読み出し電圧")を選択されたメモリセルに連結されたワードラインに印加する。この時、読み出し電圧が電源電圧よりさらに高くなければならない場合があるが、これを解決するために読み出し電圧を昇圧(boosting)させる方式が紹介されたことがある(IEEE1996 Symposium on VLSI Circuit Digest of Technical Pap

ers, pp172~173, "A2.7V only 8Mb×16NOR flash memory").

【0004】近年、携帯用通信機器又は携帯用コンピュ ータのようにバッテリによって動作する装置で、フラッ シュメモリは低消費電力のために低電圧化が図られつつ ある. しかし、高集積化と並行する低電圧化に一番大き な障害物は、低電圧で読み出し動作の間、ワードライン の昇圧効率が集積度が上昇すれば上昇するほど下がるこ とである。これを解決するための幾つかの方法が紹介さ れた。1つは、ワードラインを多重に昇圧させる方法と して、昇圧効率を高めて、低電圧でも高速の読み出し動 作をできる方法である(第6回 韓国半導体学術大会、 1999年 2月, "Quick Doule Bo otstrapping Schemefor Wor d Line of 1.8V Only 16Mb Flash Memory")。もう1つは、パワーア ップされたとたん、高電圧発生器のチャージポンプを駆 動させて、読み出し動作が始まる時、チャージポンプか ら発生された高電圧を該当するワードラインに印加する 方法で、動作速度が速いし、低消費電力を実現できるの で、最近、利用されている(IEEE Journal of Solid State Circuits, Jun 1976, pp 374~378, J. F. Dickson, "On-Chiphigh vo Itage generation in MNOS integrated circuits using an improved voltage mult iplier technique")。低電源電圧下 での読み出し動作の時、ワードラインの電圧を昇圧させ るためにチャージポンプを使用する方法に関して、関連 論文(IEEE JSSC, Vol. 34, No. 8, Aug. 1999, pp 1091~1098, "Op timization of word-line b ooster circuits forlow-vo ltage flash memories")では、 チャージポンプが占める回路面積及び動作電流が他の周 辺回路要素に比べて相対的に小さいので、10μΑ以下 ぐらいのスタンバイ電流(stand-by curr ent)が流れても、消費電力面においてむしろ有利で あると評価した。

【0005】一方、NOR型フラッシュメモリ装置で採用されるロウデコーダは、前述のようなフラッシュメモリの特性上、マイナスの高電圧からプラスの高電圧に到る様々なレベルの電圧を印加しなければならない。一般的に、電源電圧のポテンシャル(potential)より高チャージポンプである電圧なら、高電圧と呼ばれる。即ち、電源電圧が3.3Vである場合、読み出しの時には選択されたワードラインに約4.5Vが印加され、プログラムの時には選択されたワードラインに約9

Vが印加され、消去の時にはワードラインとバルク領域 に約9 V及び−9 Vが各々印加される。そのような電圧 の供給のために、従来、使用されたロウデコーダとその 関連回路が図1 および図2に示されている。

【0006】図1および図2のメモリセルセクタ13及 び14は、例えば、全体メモリセルアレイを、セクタ単 位に分けて配列したもののうち、i番目とj番目に各々 該当し、各々は1024本のワードラインと512本の ビットラインで構成された64KByteの貯蔵容量を 有する (64K Byte=1024×512bi t)。読み出し動作又はプログラム動作の時、1つのワ ードラインを選択するためには、1024本のワードラ インに対応する10個のアドレス信号が必要である。グ ローバル(global)ワードラインは128本に分 けられ、グローバルロウデコーダ10によって1つが選 択され、1つのグローバルワードラインには8本のロー カルワードラインが配置され(128×8=102 4)、ローカルロウデコーダ15(又は16)によって 選択される。ワードラインの各々に配置されるワードラ インドライバWDは、グローバルロウデコーダ10から 提供されるグローバルワードライン選択信号GWLと、 ローカルロウデコーダ15(又は16)から提供される ローカルワードライン選択信号PWL、そして、ブロッ クデコーダ17(又は18)から提供されるブロック選 択信号BLSに応じて、該当するワードラインを駆動さ せる。読み出し動作、プログラム動作又は消去動作でワ ードラインに高電圧(プラスの高電圧又はマイナスの高) 電圧)を供給するために、グローバルロウデコーダ10 とローカルロウデコーダ15(又は16)には、高電圧 をスイッチングするためのレベルシフタ(level shifter)LSが配置される。

【0007】図3はグローバルロウデコーダ10に内蔵 されたレベルシフタ(128個)のうち、1つのレベル シフタLSOとワードラインドライバWDO~WD7の 間の連結関係を示し、図4はローカルロウデコーダ15 に内蔵されたレベルシフタ(8個)のうち、1つのレベ ルシフタLSOiの構成を示す。図3で、電圧端(vo ltage terminal) VPPはプログラムの ためのプラスの高電圧を、電圧端VEXは消去動作のた めのマイナスの高電圧を示す。図3及び図4に示すよう に、高電圧をスイッチングするために、高電圧用PMO SトランジスタPH1~PH11と高電圧用NMOSト ランジスタNH1~NH11が使用される。 高電圧用ト ランジスタは、MOSトランジスタのエンハンスメント (enhancement)特性を強化させて、ドレイ ン又はソースに電源電圧より高電圧が印加されても、絶 縁膜破壊等の物理的な負担なしに、スイッチング機能を 実行できるように製造されたトランジスタである。読み 出し動作又はプログラム動作の時には、高電圧用PMO SトランジスタPH1、PH11そしてPH3等を通し てプラスの高電圧VPPが対応するワードライン (例え ば、WLOi)にスイッチングされ、消去の時には高電 圧用NMOSトランジスタNH2及びNH4等を通して マイナスの高電圧VE Xが対応するワードラインにスイ ッチングされる。下記の表は各動作モードに従って印加 される電圧を示す。

[0008]

【表1】

動作モード	GAT		3	非選択された メモリセルセクタ						
	選択 CYL	非選択 GTL	選択 PNL	非選択 PVL	選択 PVL	养選択 PYL	VEX	PWL	WL	YEX
プログラム	97	07	97	OY	97	OV	04	OY ·	OY	GY
滑 去	-97		07		-97		-9Y	OV	QY	QY
銃み出し	4. 5Y	OV	4. 5¥	OY	4.5Y	οv	OV	OY	OY	OY

[0009]

【発明が解決しようとする課題】図1および図2のようなデコーダ構造において、高電圧用PMOSトランジスタPH1~PH11はそれらのバルク領域のN型ウェルを共有するように製造される。即ち、1つのN型ウェルにデコーディングに関した全ての高電圧用PMOSトランジスタが形成されている。そのような高電圧用PMOSトランジスタのチャンネルを通して読み出し又はプログラムのための高電圧がスイッチングされるので、PN接合による電圧降下を防止するために、バルク領域のN型ウェルにも同一の高電圧が印加されなければならない。結局、読み出し又はプログラム動作で電源電圧から高電圧に昇圧する時、選択されたデコーダ領域の高電圧用PMOSトランジスタだけでなく非選択されたデコーダ領域の高電圧用PMOSトランジスタにも共有されて

いるN型ウェルを昇圧しなければならないので、昇圧負荷が大きくなる。特に、読み出しの時、ワードライン電圧が速く昇圧すると、読み出し動作の速度が速くなるので、昇圧による負担がさらに増加する。フラッシュメモリ装置で使用される電源電圧が低くなるに従って、昇圧負荷の増加による読み出し動作速度はさらに低下される。

【0010】プログラム又は消去の時には、読み出し動作の時より動作時間に対する昇圧負荷の負担が相対的に少ないが、高電圧用PMOSトランジスタが1つのバルク領域、即ち、N型ウェルを共有する限り、不要な昇圧負担を有する。

【0011】低電源電圧を使用するフラッシュメモリ装置で、読み出し動作又はプログラム動作でワードラインに供給される高電圧を発生させるための従来の回路が図

5に示されている。図5に示されたように、図1のグローバルロウデコーダ10に使用される高電圧VPPを供給するために、フラッシュメモリ装置がパワーオンになると、すぐに活性化される小容量のスタンバイ用高電圧発生器21と、アドレス遷移感知信号(address

transition detectionsignal :ATD)に応じて活性化されるアクティブ用の大容量高電圧発生器23が使用される。又、スタンバイ用及びアクティブ用高電圧発生器21及び23に採用される比較増幅器AMPの非反転入力端(non-inverted stages)に印加される基準電圧VREFを発生させる基準電圧発生回路22が使用される。しかし、図5の高電圧発生構成では、スタンバイ用高電圧発生器21の出力とアクティブ用高電圧発生器23の出力端が1つに縛られているので、アクティブ用チャージボンプの効率が低下することは勿論、スタンバイ動作とアクティブ動作での高電圧制御を別途にできない。

【0012】本発明は、前述した問題点に鑑みなされたもので、低電源電圧を使用するフラッシュメモリで昇圧負荷を減少させ得る装置を提供することを目的とする。 【0013】また、本発明は、低電源電圧を使用するフラッシュメモリで読み出し動作の速度を向上させ得る装置を提供することを目的とする。

【0014】さらに、本発明は、低電源電圧を使用するフラッシュメモリで読み出し動作とプログラム動作、そして、消去動作の時、昇圧負荷を減少させ得る装置を提供することを目的とする。

【0015】さらに、本発明は、低電源電圧を使用するフラッシュメモリで効率的に高電圧の発生及び制御をできる装置を提供することを目的とする。

[0016]

【課題を解決するための手段】本発明による半導体メモリ装置には、複数のワードライン及びビットラインと複数のメモリセルで構成された複数のメモリセルセクタと、所定の連結手段によってワードラインが配列されてあり、メモリセルセクタを選択するために動作モードに従う電圧を供給するためのパーシャルワードライン駆動信号を発生させるパーシャルロウデコーダと、動作モードに従う電圧がグローバルワードラインに供給される前にプルアップトランジスタのゲートを予備充電した後、パーシャルワードライン駆動信号によって供給された動作モードに従う電圧をプルアップトランジスタを通して選択的にグローバルワードラインに印加するグローバルロウデコーダとを有する。

【0017】プルアップトランジスタは高電圧用NMO Sトランジスタで構成され、連結手段にはディプリーション(depletion)トランジスタを使用する。 又、グローバルロウデコーダはグローバルワードライン と接地電圧の間に連結されて、動作モードに従う電圧が グローバルワードラインに供給される前に、グローバル ワードラインを放電させる。グローバルロウデコーダは 第1高電圧を電源として使用し、動作モードに従う電圧 が読み出し動作モードでは第2高電圧になり、プログラム動作モードでは第3高電圧になることを特徴とする。 第1、第2及び第3高電圧は前記半導体装置の電源電圧 より高電圧を有し、第1高電圧を発生させる回路と第2 高電圧を発生させる回路は電気的に分離されている。

[0018]

【発明の実施の形態】以下、本発明の望ましい実施形態 を添付した図面を参照して詳細に説明する。

【0019】本発明の図又は説明で使用される信号の参照符号中、"n"で始まる信号はネガティブロジック(negative logic)によって活性化される信号である。又、本発明の実施形態で適用されるフラッシュメモリの貯蔵容量とそれに従うワードラインの数は1つの例に過ぎない。又、本発明は正常的なデータ読み出しのためにワードラインの電圧を昇圧させる低電力フラッシュメモリ装置に利用される。

【0020】図6は、本発明によるデコーディング回路 とメモリセルアレイの間の連結関係を示す。図6に示さ れたメモリセルセクタMCSi及びMCSjは、全体メ モリセルアレイを複数のセクタに分けたうちの各々i番 目とう番目に該当し、各々は1024本のワードライン (n=1023)と512本のビットラインで構成さ $h, 64 \text{Kbyte} (1024 \times 512 = 64 \text{K by})$ te)の貯蔵容量を有すると仮定する。各々のメモリセ ルセクタに配列された1024本のワードラインWLO ~WLn(n=1023)は1024本のグローバルワ ードラインGWL0~GWLn(n=1023)にワー ドライン駆動トランジスタDTO~DTn(n=102 3)を通して連結される。ワードライン及びワードライ ン駆動トランジスタの符号の末尾に表示された"i"又 は "j" は、それらが含まれるメモリセルセクタを示 す。ワードライン駆動トランジスタDTO~DTnの各 グループは、メモリセルセクタMCSi及びMCSjを 各々担当するワードライン駆動プロックWDBi及びW DBjに各々含まれる。又、ワードライン駆動トランジ スタDTO~DTnはディプリーション型のNMOSで 形成され、それらのゲートにはセクタ選択回路SSi (又はSSj) から提供されるセクタ選択信号SWSi (又はSWSj)が共通に印加される。セクタ選択回路 SSi及びSSjはメモリセルセクタMCSi及びMC

【0021】グローバルワードラインGWL0~GWL

S」を各々選択するために、該当するメモリセルセクタ

のワードライン駆動トランジスタDTOi~DTni及

びDTOj~DTnjを制御する。パーシャルロウデコ

ーダ55とセクタ選択回路SSi及びSSjには第2高

電圧Vbstと第3高電圧Vpgmが供給される。

nを駆動させるために、グローバルワードラインデコー ディングブロック(グローバルロウデコーダ)50には グローバルワードラインの数に相応する自己昇圧ドライ バSBD0~SBDn (n=1023)が配置される。 自己昇圧ドライバSBDO~SBDnは各々が8個ずつ でなされた128個のグループSBDG0~SBDGk (k=127)に分けられる。自己昇圧ドライバグルー プSBDG0~SBDGkの各々に属する8個ずつの自 己昇圧ドライバ (SBDO~SBDn, , 又は SBDn-7~SBDn: n=1023) はパーシャル ロウデコーダ55から提供される8個のパーシャルワー ドライン駆動信号PWL0~PWL7を各々入力する。 又、自己昇圧ドライバグループSBDG0~SBDGk の各々に属する8個ずつの自己昇圧ドライバ(SBD0 n=1023)は128個で配置されたチャンネル予備 充電回路CPCO~CPCk(k=127)の各々から 提供されるチャンネル予備充電信号AO~C

〇, ..., Ak~Ckを各々入力する。チャンネル 予備充電回路CPCO~CPCkの各々はデコーディン グ論理回路DLCO~DLCkの各々から提供されるコーディング論理信号を各々入力する。又、チャンネル予 備充電回路CPCO~CPCkはスタンバイの間、活性 化される第1高電圧VPP1を電源電圧として利用す る。デコーディング論理回路DLCO~DLCkはプリ デコーダから提供されるプリデコーディング信号Pi, Qi, Riを入力する。

【0022】プリデコーディング信号Pi~Riからデ コーディング論理回路DLCO及びチャンネル予備充電 回路CPCOを経て自己昇圧ドライバグループSBDG 0までの回路グループは、1つのグローバルロウデコー ディングユニットと呼ばれ、このようなユニットが本実 施形態では128個が配列される。128番目のグロー バルロウデコーディングユニットはプリデコーディング 信号Pj~Rjからデコーディング論理回路DLCk (k=127)及びチャンネル予備充電回路CPCk (k=127)経て自己昇圧ドライバグループSBDG k(k=127)までの回路グループに該当する。各グ ローバルロウデコーディングユニットには8本ずつのグ ローバルワードラインが属し、合計1024本のグロー バルワードラインを選択するためには、10個のアドレ スピットが必要である。10個のアドレスピット中、7 個は128個のグローバルロウデコーディングユニット を選択するのに割り当てられ、残りの3個のアドレスビー ットは1個のグローバルロウデコーディングユニットに 属した8本のグローバルワードラインを選択するのに割 り当てられる。

【0023】図7は、図6に示された1つのグローバルロウデコーディングユニット(DLC0+CPC0+SBD0~SBD7)の詳細な構成を示す。デコーディン

グ論理回路DLCOは、プリデコーディング信号Pi~ Riを入力するNANDゲートND1と、このNAND ゲートND1の出力をインバータINV1を通して入力 し、ワードライン放電信号nWLdを入力するNAND ゲートND2と、インバータINV1の出力とワードラ インWLpを入力するNANDゲートND3とを含む。 チャンネル予備充電回路CPC0は第1高電圧VPP1 を電源とする2個のレベルシフタLS1及びLS2で構 成される。レベルシフタLS1(又はLS2)はPMO SトランジスタP1及びP2(又はP3及びP4)とN MOSトランジスタN1及びN2(又はN3及びN4) で構成される普通のレベルシフタである。NANDゲー トND2の出力はインバータINV2を通してNMOS トランジスタN1のゲートに印加され、かつNMOSト ランジスタN2のゲートに直接に印加される。NAND ゲートND3の出力はインバータINV3を通してNM OSトランジスタN3のゲートに印加され、かつNMO SトランジスタN4のゲートに直接に印加される。

【0024】自己昇圧ドライバSBDO~SBD7の各々は高電圧用ディプリーションNMOSトランジスタM1(SBD1のM4又はSBD7のM7)と高電圧用NMOSトランジスタM2(SBD1のM5又はSBD7のM8)及びM3(SBD1のM6又はSBD7のM9)で構成される。高電圧用ディプリーションNMOSトランジスタM1はレベルシフタLS1の出力端A0と高電圧用NMOSトランジスタM2のゲートの間に連結される。高電圧用ディプリーションNMOSトランジスタM1のゲートはレベルシフタLS2の出力端C0に連結される。高電圧用NMOSトランジスタM2はパーシャルワードライン駆動信号PWL0とグローバルワードラインなWL0の間に連結される。

【0025】1番目の自己昇圧ドライバSBDOで、高電圧用NMOSトランジスタM3はグローバルワードラインGWLOと接地電圧の間に連結され、デコーディング論理回路DLCOのNANDゲートND2の出力BOがそのゲートに印加される。NANDゲートND2の出力BOは自己昇圧ドライバSBDO~SBD7の各々に設けられた高電圧用NMOSトランジスタM3,M6及びM9のゲートに共通に印加される。

【0026】2番目の自己昇圧ドライバSBD1で、高電圧用ディプリーションNMOSトランジスタM4はレベルシフタLS1の出力端A0と高電圧用NMOSトランジスタM5のゲートの間に連結される。高電圧用NMOSトランジスタM5はパーシャルワードライン駆動信号PWL1とグローバルワードラインGWL1の間に連結され、高電圧用NMOSトランジスタM6はグローバルワードラインGWL1と接地電圧の間に連結される。

【0027】8番目の自己昇圧ドライバSBD7で、高電圧用ディプリーションNMOSトランジスタM7はレベルシフタLS1の出力端A0と高電圧用NMOSトラ

ンジスタM8のゲートの間に連結される。高電圧用NM OSトランジスタM8はパーシャルワードライン駆動信 号PWL7とグローバルワードラインGWL7の間に連 結され、高電圧用NMOSトランジスタM9はグローバ ルワードラインGWL7と接地電圧の間に連結される。

【0028】第1高電圧VPP1はフラッシュメモリ装置がパワーアップになると発生され、約4.5Vの電位を有する。第1高電圧VPP1は自己昇圧ドライバを構成する高電圧用NMOSトランジスタのゲート電圧で使用される。

【0029】図8は図6に示されたパーシャルロウデコーダ55の詳細な構成を示す。図8のパーシャルロウデコーダの回路はパーシャルワードライン駆動信号PWL0~PWL7の数(8個)ほど設けられ、3個のレベルシフタLS11~LS13を含む。レベルシフタLS11は約4.5Vの第2高電圧Vbstを電源として使用し、レベルシフタLS12及びLS13は第1高電圧VP1を電源として使用する。

【0030】レベルシフタLS11のNMOSトランジ スタN 1 1のゲートには、予備充電信号 n P R E とアド レスデコーディング信号Si(iは0~7のうちの1 つ)を入力するNANDゲートND11の出力が印加さ れる。又、NANDゲートND11の出力はインバータ INV11を通してレベルシフタLS1のNMOSトラ ンジスタN12のゲートに印加される。レベルシフタL S12のNMOSトランジスタN13のゲートには、書 込み制御信号nWRとアドレスデコーディング信号Si を入力するNANDゲートND12の出力がインバータ INV12を通して印加される。NANDゲートND1 2の出力は、又、レベルシフタLS12のNMOSトラ ンジスタN14のゲートに直接に印加される。レベルシ フタLS13のNMOSトランジスタN15のゲートに は書込み制御信号WRとアドレスデコーディング信号S iを入力するNANDゲートND13の出力がインバー タINV13を通して印加される。又、NANDゲート ND13の出力はレベルシフタLS13のNMOSトラ ンジスタN16のゲートに直接に印加される。

【0031】レベルシフタLS11の出力端T1は、ソースが第2高電圧Vbstに連結されたPMOSトランジスタP13のゲートに連結される。レベルシフタLS12の出力端T2は、高電圧用ディプリーションNMOSトランジスタM11を通して高電圧用ディプリーションNMOSトランジスタM13のゲートに連結される。レベルシフタLS13の出力端T3は、高電圧用ディプリーションNMOSトランジスタM15のゲートに連結される。【0032】高電圧用NMOSトランジスタM15のゲートに連結される。 【0032】高電圧PNMOSトランジスタM15は、約9Vの第3高電圧Vpgmとパーシャルワードライン駆動信号出力端PWLi(iは0~7のうちの1つ)の間に連結される。高電圧用ディプリーションNMOSト ランジスタM11及びM12のゲートはレベルシフタLS11の出力端T1に共通に接続される。高電圧用ディプリーションNMOSトランジスタM13はPMOSトランジスタP13とパーシャルワードライン駆動信号出力端PWLiの間に連結される。ゲートがレベルシフタLS11の出力端T1に接続された高電圧用NMOSトランジスタM14はパーシャルワードライン駆動信号出力端PWLiと接地電圧の間に連結される。

【0033】第1、第2及び第3高電圧の発生については、図10の高電圧発生回路と関連して後述される。

【0034】図9は、セクタ選択回路56の詳細な回路 構成を示す。レベルシフタに入力される信号の種類を除 いて前述したパーシャルロウデコーダ55の構成と類似 である。即ち、図9のセクタ選択回路56は、例えば図 6のセクタ選択回路SSiとして使用され、メモリセル セクタMCSiを選択するためのセクタ選択信号SWS iを発生させ、3個のレベルシフタLS21~LS23 を含む。レベルシフタLS21は第2高電圧Vbstを 電源として使用し、レベルシフタLS22及びLS23 は第1高電圧VPP1を電源として使用する。レベルシ フタLS21の入力は、予備充電信号 n PREとアドレ スデコーディング信号SAi(i番目のメモリセルセク タを選択するためのアドレスデコーディング信号)を入 力するNANDゲートND21の出力である。レベルシ フタLS22は、書込み制御信号nWRとアドレスデコ ーディング信号SAiを入力するNANDゲートND2 2の出力を入力とする。レベルシフタLS23は書込み 制御信号WRとアドレスデコーディング信号SAiを入 力するNANDゲートND13の出力を入力とする。

【0035】レベルシフタLS21の出力端T5は、ソ ースが第2高電圧Vbstに連結されたPMOSトラン ジスタP23のゲートに連結される。レベルシフタレS 22の出力端T6は、高電圧用ディプリーションNMO SトランジスタM21を通して高電圧用ディプリーショ ンNMOSトランジスタM23のゲートに連結される。 レベルシフタLS23の出力端T7は、高電圧用ディプ リーションNMOSトランジスタM22を通して高電圧 用NMOSトランジスタM25のゲートに連結される。 高電圧用NMOSトランジスタM25は約9Vの第3高 電圧Vpgmとセクタ選択信号出力端SWSiの間に連 結される。高電圧用ディプリーションNMOSトランジ スタM21及びM22のゲートはレベルシフタLS21 の出力端T5に共通に接続される。高電圧用ディプリー ションNMOSトランジスタM23はPMOSトランジ スタP23とセクタ選択信号出力端SWSiの間に連結 される。ゲートがレベルシフタLS21の出力端T5に 接続された高電圧用NMOSトランジスタM24はセク 夕選択信号出力端SWS i と接地電圧の間に連結され る。

【0036】図8のパーシャルロウデコーダ55又は図

9のセクタ選択回路56で出力ターミナル側に高電圧用 NMOSトランジスタを使用するのは、読み出し又はプログラムの時、電源電圧より高電圧をワードラインに印加しなければならないためである。又、プルアップ用のトランジスタをディプリーション型で使用するのは、しきい値電圧(threshold voltage)による電圧降下要素を除去するためである。

【0037】図10を参照すると、本発明による高電圧発生回路はスタンバイ用の小容量のチャージポンプ91と、基準電圧発生回路92と、大容量のアクティブキッカ(active kicker)93とで構成される。第1高電圧VPP1を発生させるスタンバイ用チャージポンプ91は、従来の構造の図5のチャージポンプ21と同一の構成を有する。これに対して、正常動作、即ち、読み出し又はプログラム動作の間、ワードラインに供給される第2高電圧Vbstを発生させるアクティブキッカ93は、図5の従来例と違って、基準電圧発生回路92から基準電圧VREFが提供されないばかりか、スタンバイ用チャージポンプ91と電気的に分離されている。

【0038】アクティブキッカ93はアドレス遷移検出信号ATDを入力するインバータINV31と、このインバータINV31の出力ノードと第2高電圧出力端Vbstの間に連結されたキャパシタC31と、電源電圧Vccと第2高電圧出力端Vbstの間に連結され、そのゲートが予備充電信号PREに接続されたPMOSトランジスタP32とで構成される。

【0039】前述のように、第1高電圧VPP1はロウデコーダ(グローバルロウデコーダ、パーシャルロウデコーダ、又はセクタ選択回路)で、自己昇圧のための電源として使用される電圧であり、寄生容量成分は大きいが、電流消耗はほとんどない電圧ノードである。これに対して、ワードラインに供給される実際の電圧の第2高電圧Vbstは電流消耗はチャージボンプ91に比べて多いが負荷が少ない電圧ノードである。

【0040】本発明は、従来のワードライン昇圧方式すなわち、高電圧用PMOSトランジスタを通して読み出し又はプログラムに必要なワードライン電圧を伝送する方式の場合に大きい昇圧負荷を減少させるために、自己昇圧方式を採用することを特徴とする。これについて、図11の電圧波形図と関連回路を参照して説明する。

【0041】以下の読み出し又はプログラム動作では、 グローバルワードラインGWLO及びワードラインWL 0iが選択され、メモリセルセクタMCSiが選択され ると仮定する。先ず、図7のグローバルロウデコーダ5 0で、動作の前にグローバルワードラインGWLO~G WL7を放電させるためにワードライン放電信号nWL dがローレベルに活性化されることに従って、NAND ゲートND2の出力B0がハイレベルになる。すると、 チャンネル予備充電回路CPC0のレベルシフタLS1 の出力AOがローレベルになる。出力BOがハイレベルである間(期間Twldの間)、自己昇圧ドライバSBDO~SBD7のNMOSトランジスタM3、M6及びM9(以下、"ワードライン放電用プルダウントランジスタ"と呼ぶ)がターンオンされて、グローバルワードラインGWLO~GWL7を接地電圧のレベルに放電させる。パーシャルワードライン駆動信号PWLO~PWLに連結されたNMOSトランジスタM2、M5及びM8(以下、"ワードラインプルアップトランジスタ"と呼ぶ)のゲートにはローレベルの出力AOが印加されている状態であるので、トランジスタはターンオンされない。

【0042】ワードライン放電信号nWLdがハイレベ ルに非活性化されることに従って、出力BOがローレベ ルになり、プルダウントランジスタM3、M6及びM9 がターンオフされることによって、グローバルワードラ インに対する放電動作が完了される。グローバルワード ラインGWL0~GWL7の放電が完了された後、NA NDゲートND2の出力(BO)がローレベルになる。 すると、レベルシフタLS1のNMOSトランジスタN 1とPMOSトランジスタP2がターンオンされて、出 カA0は第1高電圧VPP1に充電される。ハイレベル・ のショートパルスに活性化されたワードライン予備充電 信号WLpを含むNANDゲートND3の入力が全部ハ イレベルになり、レベルシフタLS2のNMOSトラン ジスタN3とPMOSトランジスタP4がターンオンさ れることによって、レベルシフタLS2出力C0は第1 高電圧VPP1に充電される。すると、第1高電圧VP P1に充電された出力A0はディプリーションNMOS トランジスタM1、M4及びM7を通してプルアップト ランジスタM2、M5及びM8のゲートに印加される。 プルアップトランジスタM2、M5及びM8のゲートを 第1高電圧VPP1のレベルに予備充電した後、出力C Oが第1高電圧VPP1からOVに降下されることによ って、プルアップトランジスタのゲートが第1高電圧V PP1の予備充電レベルに維持されるようになる。予備 充電動作が完了されると、8本のグローバルワードライ ンのうち、選択されたグローバルワードラインGWLO を選択的に駆動させるために、図8のパーシャルロウデ コーダ55からパーシャルワードライン駆動信号PWL Oが活性化されて、プルアップトランジスタM2のドレ インに印加される。

【0043】選択されたグローバルワードラインGWL 0に対応するパーシャルワードライン駆動信号PWL0を活性化させて発生する過程を説明する。図8のパーシャルロウデコーダ55で、予備充電信号nPREは読み出し又はプログラム動作のために第2高電圧Vbst又は第3高電圧Vpgmのレベルにパーシャルワードライン駆動信号PWLiを発生させる前に、経路上にいるトランジスタのゲートを予備充電させ、パーシャルワード

ライン駆動信号出力端PWL i を放電させるために使用 される。グローバルデコーダで高電圧を電圧降下なしに 伝送するために予備充電過程を実行する。即ち、信号n PREがローレベルに活性化されると、NANDゲート ND11の出力がハイレベルであるので、レベルシフタ LS11の出力T1がハイレベルになる。出力T1が高 電圧用NMOSディプリーショントランジスタM11及 びM12のゲートと高電圧用NMOSディプリーション トランジスタM 1 4のゲートに印加されるので、NMO SディプリーショントランジスタM11及びM12のゲ ートは第2高電圧Vbstに充電され、NMOSトラン ジスタM14を通してパーシャルワードライン駆動信号 出力端PWLiはOVに放電される。以降、予備充電信 号nPREがハイレベルに非活性化されると、ハイレベ ルに非活性化された信号nPREによってNANDゲー トND11の出力はローレベルになり、出力T1はロー レベルになる。すると、ローレベルの出力T1によって ターンオンされた PMOSトランジスタ P13を通して 高電圧用ディプリーションNMOSトランジスタM13 のドレインは第2高電圧Vbstに充電される。

【0044】書込み制御信号WR(nWR)は、プログ ラム動作ではハイレベル(nWRはローレベル)に活性 化され、読み出しではローレベル(nWRはハイレベ ル) に非活性化される信号である。従って、プログラム 動作ではレベルシフタLS13の出力T3をハイレベル にして、高電圧用NMOSトランジスタM15のゲート を第1高電圧VPP1のレベルに充電させる。これによ って、第3高電圧の約9Vのプログラム電圧Vpgmを NMOSトランジスタM15を通してパーシャルワード ライン駆動信号PWLOの電源として供給する。この 時、信号nWRはローレベルであるので、レベルシフタ LS12の出力T2はローレベルになり、NMOSトラ ンジスタM13はターンオフされて、読み出しに使用さ れる第2高電圧Vbstは出力端PWLOに伝送されな い。これに対して、書込み制御信号WRがローレベル (nWRがハイレベル)である時、即ち、読み出し動作 の場合、出力T2がハイレベルになり、出力T3がロー レベルになるので、読み出し動作用電源の第2高電圧V bstがNMOSトランジスタM13を通して出力端P WLOに供給される。

【0045】ここで、読み出し又はプログラム動作でプルアップ用として使用される高電圧用NMOSトランジスタM13及びM15のドレインは読み出し用電源Vbst及びプログラム用電源Vpgmに各々充電されているので、それらのゲートに第1高電圧VPP1の電源が印加されると、ゲートとドレインの間に存在する容量成分によって自己昇圧が自動的に発生される。これによって、トランジスタM13及びM15のゲートは第1高電圧VPP1より高い第2高電圧Vbst又は第3高電圧Vpgmに応じて上昇するので、第2高電圧Vbst又

は第3高電圧Vpgmが電圧降下なしに出力端PWL0に供給される。

【0046】図7で、第2高電圧Vbst(読み出し動 作用)又は第3高電圧Vpgm(プログラム動作用)の レベルになるパーシャルワードライン駆動信号PWLO がパーシャルロウデコーダ55から発生されて、NMO SプルアップトランジスタM2のドレインに印加され る。トランジスタM2のゲートノードGNOは既に第1 高電圧VPP1のレベルに予備充電されているので、ド レインに印加された第2高電圧Vbst又は第3高電圧 Vpgmに応じてゲートとドレインの間の容量結合(c apacitive coupling)による自己昇 圧が進行する。その結果、図11に示されたように、ゲ ートノードGNOは第1高電圧VPP1から第2高電圧 Vbst又は第3高電圧Vpgmのレベルまで昇圧さ れ、第2高電圧Vbst又は第3高電圧Vpgmは電圧 降下なしに、選択されたグローバルワードラインGWL OにトランジスタM2を通して伝送される。選択されな い他のプルアップトラジスタM5及びM8のゲートノー ドGN1及びGN7は以前の予備充電レベルの第1高電 **EVPP1に維持され、選択されない他のグローバルワ** ードラインGWL1~GWL7は以前に放電された状態 のOVに維持される。

【0047】図6を参照すると、第2高電圧Vbst又は第3高電圧Vpgmのレベルの選択されたグローバルワードラインGWL0はi番目のワードライン駆動プロックWDBiに含まれた駆動トランジスタDTOiのドレインに接続される。

【0048】ディプリーションの駆動トランジスタDT Oiのゲートに印加されるセクタ選択信号SWSiを発 生させる過程を、図9を参照して説明する。図9のセク 夕選択回路56で予備充電信号nPREと関連して行わ れる、高電圧用NMOSディプリーショントランジスタ M21及びM22のゲートの充電動作と高電圧用NMO SトランジスタM24によるセクタ選択信号出力端SW Siの放電動作は、図8のパーシャルロウデコーダでの それと同一である。即ち、信号nPREがローレベルに 活性化されることに従ってレベルシフタLS21の出力 T5がハイレベルになり、ターンオンされたトランジス タM24を通してセクタ選択信号出力端SWSiはOV に放電される。読み出し動作又はプログラム動作の時、 ワードライン駆動電圧がドレインに印加される図6の駆 動トランジスタDTOiのゲートに第2高電圧Vbst 又は第3高電圧Vpgmに対応するセクタ選択信号SW Siを印加するために、書込み制御信号WR(又はプロ グラム制御信号)がローレベル(nWRがハイレベル) である時、即ち、読み出し動作である場合は、高電圧用 ディプリーションNMOSトランジスタM23を通して 第2高電圧Vbstがセクタ選択信号SWSiの電源と して供給され、書込み制御信号WRがハイレベルである

プログラム動作では、第3高電圧Vpgmが高電圧用NMOSトランジスタM25を通してセクタ選択信号SWSiの電源として供給される。

【0049】そして、このようにして、選択されたグローバルワードラインGWLOと選択されたワードラインWLOiに駆動電圧(読み出しの時は第2高電圧Vbst、プログラムの時は第3高電圧Vpgm)を供給する駆動トランジスタDTOiのゲートに、伝送される電圧レベルと同一の電圧を印加し、駆動トランジスタがディプリーション型であるので、最終的に選択されたワードラインWLOiには

読み出し又はプログラムに必要な電圧が電圧降下なしに 印加される。

【0050】下記の表は、前述した本発明の実施形態に 従って行われるプログラム、消去及び読み出し動作で印 加される電圧のレベルを示す。表2は選択されたメモリ セルに印加される電圧状態であり、表3は動作モードに 従う第1、第2及び第3高電圧のレベルを示す。表4は 動作モードで、ワードライン及び選択信号の電圧レベル を示す。

[0051]

【表2】

動作モードに従うメモリセルバイアス

動作モード	ワードライン	ピットライン	ソースライン	パルク
プログラム	+ 97.	57	0.4	OY
梢 去	OV	フローティング	フローティング	+ 187
読み出し	+4.57	+14	YO	OY

[0052]

動作モードに従う使用電圧レベル

【表3】

動作モード YPPI プログラム 4.5Y		Ybst	Ypgm	選択された GVL	非選択 GWL GV	
		Yec	97	97		
荫 去	4. SY	Ycc	Ycc	70		
読み出し	4. 6¥	4.57	Ycc	4.5V	OV	

[0053]

【表4】

動作モードに従う信号ライン上の印加電圧レベル

	G		選択されたメモリセルセクタ						非選択メモリセルセクタ				
動作	選択		投門	非 選 択 PIL	SWS:	選択	非選択	バルク	PWL	SWSi	非選択 GWL の WL	選択 GWL の WL	パルク
プログ ラム	9 V	ĺ	9 V	οv	9 V		o v		0 V			DT Ø	0 V
構出	0	V	γo					1 8 V	0 V			•	.
説み出し	4 5 V	0 V	4.5 V	ov	4.5¥		0 \	,	οv		D T Ø Vib	0 V	

【0054】表2に示されたように、本発明の実施形態では、消去動作で従来の場合のように、バルク領域にプラスの高電圧を印加し、ワードラインにマイナスの高電圧を印加する方式を使用しないで、バルク領域だけに18Vのプラスの高電圧を印加する。プログラム動作又は読み出し動作での電圧レベルは従来と同一であるが、前述した自己昇圧方式を利用するので、高電圧をワードラインに印加するためにプルアップトランジスタとしてPMOSトランジスタを使用しないし、又、PMOSトランジスタのバルク領域に高電圧を印加しないことに注意しなければならない。

【0055】前述した本発明の自己昇圧ドライバ、パーシャルロウデコーダ、セクタ選択回路及びワードラインドライバブロックの回路構成において、自己昇圧方式を適用して様々な構造に変更できることは、当業者には周

知である。

[0056]

【発明の効果】本発明による半導体メモリ装置、特にデコーディング回路は、従来のように高電圧用PMOSトランジスタをプルアップ用に使用せず、高電圧用NMOSトランジスタ及びディプリーショントランジスタを使用し、自己昇圧方式によって、読み出し又はプログラムに必要な高電圧を選択されたワードラインに供給するので、電圧昇圧のためにバルク領域まで昇圧させる負担がない。又、供給される電圧に対応してゲート電圧が上昇するので、読み出し又はプログラムの時、ワードラインに供給される高電圧が電圧降下なしに伝送される。

【図面の簡単な説明】

【図1】フラッシュメモリ装置で従来使用されたワード ライン駆動方式を示す回路図である。

(11) 月2002-56688 (P2002-566劔)

【図2】フラッシュメモリ装置で従来使用されたワード ライン駆動方式を示す回路図である。

【図3】図1のグローバルロウデコーダとワードライン ドライバの間の連結関係を示す回路図である。

【図4】図1のローカルロウデコーダの回路図である。

【図5】図1で使用される高電圧を発生させる回路図で ある。

【図6】本発明の実施形態によるワードライン駆動方式 を示す回路図である。

【図7】図6のグローバルロウデコーディングブロック とワードラインドライバの間の連結関係を示す回路図で ある。

【図8】図6のパーシャルロウデコーダの回路図であ る。

【図9】図6のセクタ選択回路の構成を示す回路図であ る。

【図10】図6で使用される高電圧を発生させる回路図 である。

【図11】図6で使用される信号の間の関係を示す電圧 波形図である。

・【符号の説明】

VPP1 第1高電圧

Vbst 第2高電圧

Vpgm 第3高電圧

WDBi, WDBj ワードライン駆動プロック

MCSi, MCSj メモリセルセクタ

CPC0~CPCk チャンネル予備充電回路

SBD0~SBDn 自己昇圧ドライバ


50 グローバルワードラインロウデコーディングブロ


ック(グローバルロウデコーダ)

55 パーシャルロウデコーダ


SSi, SSj, 56 セクタ選択回路


【図1】







【図4】









【図7】





【図10】



フロントページの続き

(72)発明者 林 瀛 湖 大韓民国京畿道水原市八達区霊通洞 ハン グル豊林アパート231棟303号 F ターム(参考) 5B025 AA03 AB01 AC01 AD02 AD03 AD04 AD05 AD10 AD11 AE05 AE08